下向双路阶梯及其工作原理
时间：2022-04-29 15:45:01 | 来源：行业动态
时间：2022-04-29 15:45:01 来源：行业动态
构建3D NAND芯片带来的一大挑战，在于如何访问结构深处的存储单元。Object Analysis的Jim Handy在2013年11月发表的文章中讨论了这个将外围逻辑（行解码器）连接至位于bit阵列内某层的全部控制门问题。
他写道，我们可以将问题归结为：我们无法从芯片一侧的各层处直接连接至下层的CMOS电路。相反，我们必须创建一套露台结构以露出并连接每一层。这些连接将通过阶梯状图案蚀刻至层内，并通过下向通孔以实现各层间的互连。
所谓通孔，即垂直通孔，可通过蚀刻模具中的层以形成露台或阶梯结构。此YouTube视频描述了其复杂的实现过程。
阶梯拥有特定的宽度与高度。层数越多、阶数越多，芯片的厚度也就越大。因此，96层芯片的基板比48层芯片更宽，且高度亦为后者的约2倍。
Handy指出，三星公司的全新SSDP，或者说阶梯式分割模式减少了光刻步骤，同时缩小了阶梯所占用的芯片面积。
其基本结构在于双路阶梯即可以在两个方向上升或下降。
他给出的示意图如下：
Handy表示，三星已经减少了其64层NAND芯片的尺寸，同时降低了工艺复杂度与成本。这一切都将帮助该公司真正摆脱成本高昂的串叠制造方法。
这家韩国芯片制造商表示，其生产艺将拥有更好的原子层沉积效果，因此制造生产率将比64层芯片还高30%。其已经成功将各个存储单元的高度降低20%，同时防止单元之间产生串扰。
三星公司并没有透露这款新芯片中的实际层数，只是表示会超过90层最终数字可能为96层或者接近96层。
这款V-NAND芯片为256 Gbit单栈设备，相比之下西部数据与东芝提供的96层芯片样品则由两块48层组件堆叠而来（串叠）。美光公司目前同样在开发96层芯片技术。
根据Wells Fargo分析师Aaron Rakers的说法，西部数据/东芝预计将在本季度正式进行96层芯片的生产，美光则表示其96层芯片将在今年年底前出货。东芝方面的原型256 Gbit TLC 96层芯片最早公布于2017年6月。
三星公司的芯片采用3D电荷捕获闪存（简称CTF）单元，内置金字塔或阶梯式边缘结构，且垂直通孔直径为数百纳米。这家半导体巨头表示，其中将可容纳超过850亿个TLC（三级单元）闪存存储单元。
在线咨询
